반도체 후공정 3D 패키징 칩렛(Chiplet) 구조 포베로스

기존 반도체 칩은 하나의 큰 조각(=모놀리식 다이)으로 만든다. 그런데 반도체 성능 향상이 한계에 다다르며 새 기술이 각광받고 있다. 바로 반도체 후공정의 패키징 방식을 향상시킨 것이다.

1. 칩렛(Chiplet)

여러 개 작은 반도체 다이(조각)를 조합해 패키징하여 하나의 큰 다이를 만드는 방식을 칩렛(Chiplet) 구조라 한다. 이 방식은 기존의 반도체 칩에 비해 더욱 생산적이며, 비용도 절감할 수 있다.

반도체 칩 패키징 로드맵 (출처: AMD)

물론 단점도 있는데, 여러 반도체 칩 간 물리적 멀어져 통신 지연시간(레이턴시)가 발생해 성능에 안좋은 영향이 있다. 다만 과거에 비해 기술적 보안이 이루어져 많은 인텔, AMD 등 메이저 기업들이 일찌감치 칩렛 구조로 설계하고 있다.

 

인텔의 칩렛기술을 포베로스(Foveros)라 칭하는데 인텔의 3D 패키징 기술를 말한다. 아래는 포베로스 설명 1분 30초 영상

인텔 포베로스(Foveros) 기술 설명 (출처: 인텔)

 

2. 생산성, 수율, 가격 경쟁력

AMD, 엔비디아, 애플 등 팹리스 기업들은 TSMC, 삼성전자같은 반도체 위탁 생산 기업에 수주를 맡겨 반도체 칩을 만든다. 이때 웨이퍼 당 가격을 측정하게 된다. 한 웨이퍼에서 생산된 칩들 중에서 양품의 백분율로 나타낸 것을 수율이라고 한다. 즉, 수율이 80%라면 한 웨이퍼에서 양품의 칩이 80%이고 불량이 20%라는 뜻이다.

 

반도체 칩을 작게 생산할 수록 한 웨이퍼에서 더 많이 생산될 수 있고, 결함이 있는 칩이 있더라도 상대적 가격이 낮아 손실을 줄일 수 있다.

 

3. 기술적 한계

칩의 성능을 끌어올리기 위해 칩의 사이즈를 최대한 크게하여 설계하는 방법이 있다. 애플이 M1, M1 Pro, M1 Max가 생산성은 떨어지더라도 칩을 크게만들수록 성능을 좋게 할 수 있음을 보여준다. 계속 더 크게 만들면 되지 않을까?

결론부터 말하면 칩 사이즈의 한계가 있다. 현재 반도체 미세공정을 위한 기술 중 가장 중요하다고 볼 수있는 단계가 노광공정이다. 네덜란드 ASML 기업에서만 생산 가능한 EUV 장비로 칩의 회로를 그릴 수 있는데, 이 장비에서 생산 가능합 칩의 최대 사이즈는 850mm^2 이라고 한다.

참고: ASML 전망 및 분석, 노광장비뿐만 아니라 계측장비까지 시장점유율 확대

 

엔비디아는 아직 모놀리식으로 설계하는 편인데 고사양 칩의 다이 사이즈가 800mm^2를 넘어섰다. 기술적 한계에 따라 앞으로 엔비디아도 칩렛 구조로 넘어가지 않을까 예상된다.